Grupul comun de aciune pentru testare



Internetul este o sursă inepuizabilă de cunoștințe, și atunci când vine vorba de Grupul comun de aciune pentru testare. Secole și secole de cunoștințe umane despre Grupul comun de aciune pentru testare au fost turnate în rețea și continuă să fie turnate, și tocmai de aceea este atât de dificil să-l accesăm, deoarece putem găsi locuri în care navigarea poate fi dificilă sau direct impracticabilă. Propunerea noastră este să nu vă naufragiați într-o mare de date referitoare la Grupul comun de aciune pentru testare și să puteți ajunge rapid și eficient în toate porturile înțelepciunii.

Cu privirea îndreptată spre acest obiectiv, am făcut ceva care depășește ceea ce este evident, colectând cele mai actualizate și mai bine explicate informații despre Grupul comun de aciune pentru testare. De asemenea, l-am aranjat în așa fel încât citirea sa să fie plăcută, cu un design minimalist și plăcut, care asigură cea mai bună experiență de utilizare și cel mai scurt timp de încărcare.Ți-l ușurăm astfel încât să-ți faci griji doar să înveți totul despre Grupul comun de aciune pentru testare! Așadar, dacă crezi că ne-am îndeplinit scopul și știi deja ce ai vrut să știi despre Grupul comun de aciune pentru testare, ne-ar plăcea să te avem înapoi în aceste mări calme ale sapientiaro.com ori de câte ori se trezește foamea ta de cunoaștere.

Joint Test Action Group ( JTAG pe scurt ) este un sinonim frecvent utilizat pentru standardul IEEE 1149.1, care descrie o metodologie pentru testarea i depanarea circuitelor integrate, adic hardware pe plci de circuite imprimate. Cel mai proeminent i în acelai timp implementat pentru prima dat în grupul de lucru JTAG este testul de scanare a limitelor conform IEEE 1149.1. Prin adugarea mai multor proceduri (1149.11149.8) termenii nu mai sunt sinonimi, în timp ce limba de descriere a grupului de lucru IEEE cu Limba de descriere a scanrii limit a pstrat numele original.

Scopul metodei este de a testa circuitele integrate (CI) pentru funcionarea lor în timp ce acestea sunt deja în mediul lor de lucru, de exemplu lipite pe o plac de circuite. În acest scop, un dispozitiv compatibil JTAG are componente IC care sunt complet separate în timpul funcionrii normale i, prin urmare, nu interfereaz cu funcia componentei. Numai prin activarea funciei JTAG pe un anumit pin, Test Mode Select Input , sistemul hardware poate fi influenat i astfel controlat cu ajutorul acestor componente suplimentare. Interfaa JTAG cu lumea exterioar este implementat ca un registru de schimbare .

Motivaie i dezvoltare

La sfâritul anilor 1970, gradul de integrare a microelectronicii a crescut atât de mult (IC-urile complexe contemporane sunt Intel 4004 , Intel 8008 sau Zilog Z80 ) încât IC-urile cu mii de flip-flop-uri sau registre funcionau într-un singur cip. Strile acestor flip-flops interne nu mai sunt accesibile într-un IC. A aprut cerina (iniial productorul IC însui) ca s testeze structura unei componente complexe, porile i liniile acesteia s fie controlabile, iar pentru a testa funcia, strile (tuturor registrelor i flip-flop-urilor) ar trebui s fie observabile. În 1977, Eichelberger a publicat o soluie numit Scan-Path , în care fiecare flip-flop din IC primete un multiplexor suplimentar (poart de transfer) la intrare. În acest fel, toate flip-flop-urile IC pot fi acum opional interconectate pentru a forma un registru de deplasare lung , prin care fiecare stare a fiecrui flip-flop poate fi observat i controlat din exterior.

Standardul JTAG a fost creat printr-o fuziune a productorilor de semiconductori în 1985/86. A fost întocmit un standard care a fost înregistrat în standardul IEEE 1149.1-1990. Odat cu revizuirea IEEE 1149.11994, Limbajul de descriere a scanrii limit face parte din standard. Versiunea actual a standardului este 1149.1-2001 IEEE standard port de acces test i arhitectur de scanare la grani .

funcionalitate

constructie

O component JTAG const în esen din urmtoarele pri:

  • Portul de încercare de acces (TAP) , cu liniile de control, în general , de asemenea , numit de port JTAG sau interfa JTAG .
  • Controlerul TAP , o main de stat care controleaz logica de testare.
  • Dou registre de schimb, Registrul de instruciuni (IR) i Registrul de date (DR).

Testai portul de acces

Portul de acces pentru testare (TAP) este format din cinci linii de control:

  1. Intrare date de test ( TDI ). Intrarea în serie a registrului de schimbare.
  2. Test Data Output ( TDO ). Ieirea în serie a registrului de schimbare.
  3. Test Clock ( TCK ). Semnalul de ceas pentru intreaga logica de testare.
  4. Selectare mod test ( TMS ). Aceasta controleaz maina de stare a controlerului TAP.
  5. Test reset ( TRST ). Resetai logica testului. Aceast linie este opional, deoarece o resetare poate fi declanat i prin intermediul controlerului TAP.

Cablare în circuitul general

Pe un sistem hardware pot exista mai multe TAP-uri care sunt legate între ele. Acest lucru este cunoscut sub numele de lanul JTAG. De regul, registrele de deplasare ale TAP-urilor implicate sunt conectate în serie, dei alte tipare de circuite sunt definite i în standardul JTAG. Controlerele TAP ale TAP-urilor individuale ruleaz în paralel.

Controler TAP

Controlerul TAP este o main de stare care este tactat de TCK i controlat de linia TMS . Linia TMS determin starea ulterioar spre care va sri ciclul urmtor. Controlerul TAP are ase stri stabile, adic stri în care poate rmâne pentru mai multe ceasuri. Aceste ase stri sunt Test Logic Reset, Run Test / Idle, Shift-DR i Shift-IR, precum i Pause-DR i Pause-IR. În starea Test Logic Reset, logica testului este resetat, Run Test / Idle este utilizat ca stare de repaus sau pentru timpi de ateptare. Cele dou Shift afirm fiecare schimbare a registrului de deplasare DR sau IR. Cele dou stri de pauz sunt utilizate pentru a întrerupe operaiile de deplasare. Din toate celelalte state, ciclul urmtor sare într-o alt stare. Când rulai, anumite funcii de control sunt declanate.

Inregistreaza-te

Un IC cu un port JTAG are dou registre la exterior, registrul de instruciuni (IR) i registrul de date (DR). Registrul de date reprezint un grup de registre diferite care sunt implicate în transmiterea datelor de utilizator.

În cazul unei operaii de schimbare, intrarea TDI este deplasat în cel mai important bit al registrului de schimbare, ultimul bit al registrului de schimbare este deplasat la ieirea TDO. Dac mai multe TAP-uri sunt conectate în serie într-un lan JTAG, informaiile destinate unui TAP specific trebuie s fie deplasate prin registrele de deplasare ale celorlalte TAP-uri. Care dintre cele dou registre (IR sau DR) este deplasat depinde dac controlerul TAP se afl în DR sau în ramura IR.

Registrul de instruciuni

Când o operaie de schimbare are loc prin registrele de date (DR, vezi mai jos), valoarea registrului de instruciuni (IR) indic prin care dintre registrele de date are loc operaia de schimbare. Datorit interconectrii registrelor de schimbare, registrele de instruciuni ale tuturor modulelor dintr-un lan JTAG pot fi scrise numai împreun.

IR nu are o lungime fix, dar trebuie s aib o dimensiune de cel puin 2 bii. Cu unele microcontrolere este de 4 bii (de ex. ARM , Maxim / Dallas DS4550, microcontroler Renesas SH), cu altele este de 5 bii (de exemplu Freescale MPC5554) sau 8 bii (de exemplu Infineon C166).

Anumite valori ale IR pot fi interpretate ca o comand de ctre TAP atunci când operaia de deplasare este finalizat. Când citii, registrul de instruciuni este adesea folosit ca registru de stare.

Registrul de date

În registrele de date (DR) sunt acele registre care sunt implicate în transmiterea de date de utilizator. În ceea ce privete hardware-ul, acesta este adesea un singur registru de schimbare care preia sarcina respectivului registru JTAG. Registrul de instruciuni determin ce registru este mapat la acesta. Acest lucru poate fi îneles ca controlul unui multiplexor care multiplexeaz registrele de date de pe ieirea TDO. Standardul IEEE 1149.1 prescrie anumite registre care trebuie s fie coninute în toate blocurile compatibile JTAG. Acestea sunt BYPASS, IDCODES i registrele de scanare a limitelor.

Registrul BYPASS

Acest registru de date este un registru de schimbare cu o lime de un bit. Motivul pentru aceasta este c registrele de date (DR) ale tuturor TAP-urilor pot fi citite i scrise numai în acelai timp, ca i în cazul IR. Dac trebuie citit sau scris doar registrul de date al unui singur TAP din lanul JTAG, instruciunea BYPASS este încrcat prin IR-urile tuturor celorlalte TAP-uri, astfel încât acest registru s fie selectat. În acest fel, latena lanului de scanare, care este cauzat de procesul de deplasare, poate fi redus la minimum.

Registrul IDCODES

Când începe o operaie de schimbare prin acest registru de date (DR), un numr de identificare (productor i tip de produs) este încrcat în registrul de schimbare, care este utilizat pentru a identifica TAP.

Registrul de scanare a limitelor

Celulele de memorie individuale ale registrului de scanare la limit (BSR) permit accesul la circuitele logice conectate la TAP. Acestea pot fi circuite necesare testelor speciale de scanare sau chiar emulatoare întregi în circuit . Sensul exact depinde de productor. Similar unui controler logic programabil , registrul de scanare la grani poate fi utilizat pentru a determina nivelul de tensiune al tuturor ieirilor i a citi nivelurile de tensiune ale tuturor intrrilor. Acesta este utilizat pentru testele de scanare.

Alte registre

În plus fa de cele trei registre de date obligatorii, pot fi definite registre suplimentare care, de exemplu, ofer o interfa de depanare sau de programare. În cazul ARMv5 , de exemplu, TAP are trei registre speciale care sunt adresate ca registre de date (DR).

Pentru a putea utiliza portul JTAG al unui IC, este necesar s se cunoasc exact structura acestuia i registrele coninute. Acest lucru este descris într-un fiier BSDL furnizat de productor .

Alte utilizri

Între timp JTAG este , de asemenea , din ce în ce pentru a configura FPGAs i CPLDs precum i pentru programarea i depanarea de microcontrolere utilizate. Memoria care poate fi programat în paralel, cum ar fi memoria flash , care este conectat direct la un IC cu un port JTAG, poate fi reprogramat atunci când este instalat, deoarece IC poate emula un dispozitiv de programare pentru cipul de memorie. Serial Vector Format (SVF) este adesea folosit pentru a face schimb de astfel de date de programare .

JTAG i securitatea computerului

Datorit accesului hardware direct prin JTAG, interfaa este potrivit pentru eludarea msurilor de securitate. Prin urmare, termenul JTAG este adesea folosit - i nu întotdeauna cu o definiie uniform - în contextul scenei hackerilor . Juctorii vorbesc despre o XBox etichetat atunci când sunt folosite tehnici de modding pentru a permite rularea coninutului pe o consol de jocuri fr semntura productorului. În contextul hardware, JTAG este utilizat sinonim cu depanarea , care poate fi îneltoare în zona software-ului.

JTAG poate fi utilizat în special pentru a explora procesul de boot al dispozitivelor cu scopul de a-l întrerupe i de a obine controlul dispozitivului prin injectarea de cod . Pentru a preveni acest acces, porturile JTAG ale IC-urilor nu sunt adesea marcate ca atare sau în mod activ înfundate. Alte msuri de siguran includ mascarea ulterioar a tifturilor, o carcas care acoper tifturile JTAG sau siguranele din conexiunile JTAG care sunt distruse dup finalizarea testului. Accesul la porturile JTAG poate fi, prin urmare, mai dificil, dar este posibil practic în fiecare caz, cu un efort corespunztor.

Accesul la hardware prin porturile JTAG ar putea fi prevenit numai dac accesul în sine avea criptare sau autentificare . Au fost depuse diferite proiecte, dar nu exist standarde i doar câteva implementri .

Extensii

Standardul IEEE 1149.1 a primit de atunci o serie de extensii. Acestea sunt:

  • 1149.4: Standard IEEE pentru o magistral de testare a semnalului mixt , testarea circuitelor analogice .
  • 1149.5: Protocolul IEEE Standard pentru modulul de testare i întreinere a magistralei (MTM-Bus) , a fost retras în 2003.
  • 1149.6: Standard IEEE pentru testarea limitelor de scanare a reelelor digitale avansate , testarea semnalelor difereniale, de asemenea, cu cuplare de curent alternativ.
  • 1149.7: Standard IEEE pentru testarea limitelor de scanare a reelelor digitale avansate , port de test simplificat cu doar dou semnale.

O alt extensie a standardului JTAG, în special pentru programarea modulelor compatibile JTAG, a fost adoptat sub denumirea IEEE Std 1532-2002: IEEE Standard for In-System Configuration of Programmable Devices . Un modul corespunztor acestui standard are anumite registre suplimentare care sunt furnizate pentru programarea acestuia.

Vezi si

Dovezi individuale

  1. ^ Edward Eichelberger, Thomas Williams: O structur de proiectare logic pentru testabilitatea LSI . În: Proceedings of the 14th Design Automation Conference . Iunie 1977, pp. 462-468.
  2. IEEE OPAC: IEEE Std 1149.1-2001 IEEE standard port de acces test i arhitectur de scanare la grani doi: 10.1109 / IEEESTD.2001.92950
  3. a b Senrio: JTAG Explained , 28 septembrie 2016
  4. IEEE OPAC: IEEE Std 1149.4-1999: Standard IEEE pentru o magistral de testare cu semnal mixt doi: 10.1109 / IEEESTD.2000.91314
  5. IEEE Std 1149.5-1995: IEEE standard pentru modulul de testare i de întreinere Bus (MTM-Bus) Protocolul ( Memento al originale din data de 09 februarie 2009 în Internet Archive ) Info: Arhiva link - ul a fost introdus în mod automat i nu a fost înc verificat. V rugm s verificai linkul original i arhiv conform instruciunilor i apoi eliminai aceast notificare. @ 1@ 2ablon: Webachiv / IABot / standards.ieee.org
  6. IEEE OPAC: IEEE Std 1149.6-2003: IEEE Standard for Boundary-Scan Testing of Advanced Digital Networks doi: 10.1109 / IEEESTD.2003.94249
  7. IEEE OPAC: IEEE Std 1149.7-2009: Standard IEEE pentru port de acces cu test redus i funcionalitate îmbuntit i arhitectur de scanare a limitelor doi: 10.1109 / IEEESTD.2010.5412866
  8. IEEE OPAC: IEEE Std 1532-2002: IEEE Standard for In-System Configuration of Programmable Devices doi: 10.1109 / IEEESTD.2003.94229

Link-uri web

Commons : JTAG  - colecie de imagini, videoclipuri i fiiere audio

Opiniones de nuestros usuarios

Timea Anton

Frumos articol din Grupul comun de aciune pentru testare.

Lenuta Trandafir

Trebuia să găsesc ceva diferit despre Grupul comun de aciune pentru testare, care nu era lucrul tipic care se citește întotdeauna pe internet și mi-a plăcut acest articol de Grupul comun de aciune pentru testare.

Mihai Mirea

Este un articol bun referitor la Grupul comun de aciune pentru testare. Oferă informațiile necesare, fără excese.

Lucia Sandu

Îmi place pagina, iar articolul despre Grupul comun de aciune pentru testare este cel pe care îl căutam.